xmleee level
获赞
1
粉丝
0
关注
5
看过 TA
8
北京航空航天大学
2023
FPGA工程师
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
NC40
链表相加(二)
2025-07-05
答案正确
64ms
30556K
C++
NC66
两个链表的第一个公共结点
2025-07-04
答案正确
2ms
560K
C++
NC53
删除链表的倒数第n个节点
2025-07-04
答案正确
7ms
900K
C++
NC69
链表中倒数最后k个结点
2025-07-04
答案正确
32ms
5172K
C++
NC3
链表中环的入口结点
2025-07-04
答案正确
6ms
804K
C++
NC4
判断链表中是否有环
2025-07-04
答案正确
6ms
1036K
C++
NC51
合并k个已排序的链表
2025-07-04
答案正确
4ms
576K
C++
NC33
合并两个排序的链表
2025-07-04
答案正确
3ms
548K
C++
NC50
链表中的节点每k个一组翻转
2025-07-04
答案正确
3ms
484K
C++
235495
编写乘法器求解算法表达式
2024-12-05
答案正确
< 1ms
0K
Verilog
235523
十六进制计数器
2024-12-05
答案正确
< 1ms
0K
Verilog
235519
乘法与位运算
2024-12-05
答案正确
< 1ms
0K
Verilog
235527
序列检测器(Moore型)
2024-12-05
答案正确
< 1ms
0K
Verilog
235527
序列检测器(Moore型)
2024-12-05
答案正确
< 1ms
0K
Verilog
235509
脉冲同步器(快到慢)
2024-12-05
答案正确
< 1ms
0K
Verilog
235493
异步复位同步释放
2024-12-05
答案正确
< 1ms
0K
Verilog
235505
串行进位加法器
2024-12-05
答案正确
< 1ms
0K
Verilog
235507
全加器
2024-12-05
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2023-03-23
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-03-22
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务