威猛的牛肉丸被升职 level
获赞
0
粉丝
0
关注
5
看过 TA
5
长沙理工大学
2024
集成电路IC设计
IP属地:湖南
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL40
占空比50%的奇数分频
2023-08-10
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-08-10
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2023-07-24
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2023-07-24
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2023-07-23
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2023-07-23
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2023-07-23
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2023-07-22
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2023-07-22
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-07-22
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-07-22
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-07-22
答案正确
< 1ms
0K
Verilog
234348
使用子模块实现三输入数的大小比较
2023-07-21
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-07-20
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-07-19
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-07-19
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-07-19
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-07-19
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-07-19
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-07-19
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务