题号  | 题目  | 提交时间  | 状态  | 运行时间  | 占用内存  | 使用语言  | 题解  | 
|---|
VL30  | 
                数据串转并电路
              | 
                2022-12-31
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
VL27  | 
                不重叠序列检测
              | 
                2022-12-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
VL26  | 
                含有无关项的序列检测
              | 
                2022-12-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
VL25  | 
                输入序列连续的序列检测
              | 
                2022-12-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234351  | 
                边沿检测
              | 
                2022-12-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234350  | 
                ROM的简单实现
              | 
                2022-12-16
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234307  | 
                优先编码器电路①
              | 
                2022-12-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234332  | 
                移位运算与乘法
              | 
                2022-12-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234348  | 
                使用子模块实现三输入数的大小比较
              | 
                2022-12-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | 
创作者周榜
更多 
 关注他的用户也关注了: