半颗糖有点甜 level
获赞
0
粉丝
0
关注
13
看过 TA
8
广西大学
2022
算法工程师
IP属地:四川
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
NC61
两数之和
2023-04-06
答案正确
71ms
6872K
C++
HJ1
字符串最后一个单词的长度
2023-03-27
答案正确
4ms
416K
C++
HJ1
字符串最后一个单词的长度
2023-03-27
答案正确
4ms
560K
C++
HJ1
字符串最后一个单词的长度
2023-03-27
答案正确
4ms
540K
C++
235503
任意奇数倍时钟分频
2023-03-23
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2023-03-23
答案正确
< 1ms
0K
Verilog
235503
任意奇数倍时钟分频
2023-03-23
答案正确
< 1ms
0K
Verilog
235515
状态机与时钟分频
2023-03-23
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-03-23
答案正确
< 1ms
0K
Verilog
NC29
二维数组中的查找
2023-03-21
答案正确
13ms
1436K
C++
NC29
二维数组中的查找
2023-03-20
答案正确
13ms
1320K
C++
NC283
数组中重复的数字
2023-03-20
答案正确
7ms
1036K
C++
NC283
数组中重复的数字
2023-03-20
答案正确
8ms
1048K
C++
NC283
数组中重复的数字
2023-03-20
答案正确
5ms
652K
C++
235495
编写乘法器求解算法表达式
2023-03-19
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2023-03-19
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2023-03-19
答案正确
< 1ms
0K
Verilog
234305
4位数值比较器电路
2023-03-19
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-03-19
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-03-19
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务