题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
234316 |
根据状态转移图实现时序电路
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
235493 |
异步复位同步释放
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
235519 |
乘法与位运算
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
235527 |
序列检测器(Moore型)
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2026-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2026-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2026-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2026-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2026-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2026-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2026-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2026-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2026-03-07
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: