`timescale 1ns/1ns module sequence_detect(     input clk,     input rst_n,     input a,     output reg match     );     reg [8:0] val;          always @(posedge clk ...