斯图卡 level
获赞
3
粉丝
0
关注
2
看过 TA
35
Institut Supérieur d'Electronique de Paris
2024
FPGA工程师
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL40
占空比50%的奇数分频
2024-05-02
答案正确
< 1ms
0K
Verilog
EP9
嵌入式小端转大端
2024-04-21
答案正确
3ms
412K
C
EP8
嵌入式机器的大小端
2024-04-21
答案正确
3ms
392K
C
EP7
嵌入式字符串所占空间
2024-04-21
答案正确
3ms
460K
C
EP6
嵌入式连续申明的指针
2024-04-21
答案正确
2ms
420K
C
EP5
嵌入式会改变的指针
2024-04-21
答案正确
2ms
448K
C
EP4
嵌入式关键字const
2024-04-21
答案正确
2ms
316K
C
235519
乘法与位运算
2024-04-17
答案正确
< 1ms
0K
Verilog
235509
脉冲同步器(快到慢)
2024-04-17
答案正确
< 1ms
0K
Verilog
235525
同步FIFO
2024-04-17
答案正确
< 1ms
0K
Verilog
235513
时钟切换
2024-04-17
答案正确
< 1ms
0K
Verilog
235511
并串转换
2024-04-17
答案正确
< 1ms
0K
Verilog
235497
序列发生器
2024-04-17
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2024-04-17
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2024-04-17
答案正确
< 1ms
0K
Verilog
235495
编写乘法器求解算法表达式
2024-04-17
答案正确
< 1ms
0K
Verilog
235503
任意奇数倍时钟分频
2024-04-17
答案正确
< 1ms
0K
Verilog
235503
任意奇数倍时钟分频
2024-04-17
答案正确
< 1ms
0K
Verilog
235503
任意奇数倍时钟分频
2024-04-17
答案正确
< 1ms
0K
Verilog
235495
编写乘法器求解算法表达式
2024-04-13
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务