题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
234315 |
根据状态转移表实现时序电路
|
2025-03-11
|
答案正确
| < 1ms | 0K | Verilog | |
234311 |
实现3-8译码器①
|
2025-03-11
|
答案正确
| < 1ms | 0K | Verilog | |
234311 |
实现3-8译码器①
|
2025-03-11
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-03-11
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2025-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2025-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2025-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2025-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2024-08-28
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-08-28
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2024-08-28
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2024-08-28
|
答案正确
| < 1ms | 0K | Verilog | |
NP1 |
Hello World!
|
2024-07-11
|
答案正确
| 28ms | 4520K | Python 3 | |
NP1 |
Hello World!
|
2024-07-11
|
答案正确
| 29ms | 4580K | Python 3 | |
234332 |
移位运算与乘法
|
2022-11-16
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2022-11-16
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: