题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL30 |
数据串转并电路
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2023-06-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2023-06-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2023-06-08
|
答案正确
| < 1ms | 0K | Verilog | |
200492 |
幸运N串-研发
|
2021-04-18
|
答案正确
| 15ms | 760K | C++ |
创作者周榜
更多
关注他的用户也关注了: