Q_111a level
获赞
2
粉丝
2
关注
2
看过 TA
24
华中科技大学
2026
数字IC前端设计
IP属地:湖北
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
234347
使用generate…for语句简化代码
2025-11-07
答案正确
< 1ms
0K
Verilog
235521
自动售卖机
2025-08-21
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2025-08-21
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2025-08-21
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2025-08-21
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2025-08-21
答案正确
< 1ms
0K
Verilog
235525
同步FIFO
2025-08-19
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2025-08-15
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2025-08-15
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2025-08-15
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2025-08-15
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2025-08-15
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2025-08-15
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2025-08-15
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2025-08-15
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2025-08-14
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2025-08-14
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2025-08-14
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2025-08-14
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2025-08-14
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务