1.标准单元是一组提供布尔逻辑功能（例如，AND、OR、XOR、XNOR、反相器）或存储功能（触发器或锁存器）的晶体管和互连结构。包含了标准单元，模块宏单元，IO单元。  a）标准单元 标准单元包括反相器、与门、寄存器、选择器、全加器等多种基本单元。 b) 模块宏单元 模块单元(block)包括各种规模的数字模块:RAM、ROM、COT、IP、电压比较器等，也包括模拟模块:运算放大器、ADC/DAC、锁相环、振荡器等。 c）I/O单元 芯片与印刷电路板通信的接口电路统称为 I/O 电路。它作为芯片与外界通信的接口必须具有较大的驱动能力，抵御静电放电的能力，抗噪声干扰的能力以及足够的带宽和过电保...

2.1集成电路工艺与版图  CMOS工艺流程如下图所示：    避免COMS器件闩锁效应的方法：  1.增加well tap或保护环 Tap cell, 也被称为welltap cell。这也是一种特殊的物理单元。 welltap是只包含well contact的cell，将衬底接到电源和地网络，避免衬底悬浮。主要防止CMOS器件的寄生闩锁效应（latch-up）,一般tap cell的作用范围是30~40um, 即每隔60um左右放置一个tap cell，具体的数据要参考工艺商给的document。well tap cell一般交错摆放，类似棋盘分布。如下图所示  2.使用SOI技术，用SO...

数字集成电路设计流程  展平式物理设计：采用自上而下的方法，先将晶体管设计好，经过仿真，版图建立，再对逻辑门单元仿真建模。 硅虚拟原型设计：布线的时候采用快速近似的实验布线法（trial route),快速设计收敛评估（与最终结果差距5%-10%）。 层次化物理设计：将庞大的设计在物理设计时分割成数个分割块，重点处理时序复杂的模块，缩短设计收敛周期，使时序问题局部化。  RTL综合后的门级网表----》物理库和时序库数据准备-----》布局、布线-------》物理设计的静态时序分析----》时钟树综合-----》功耗分析、信号完整性分析----》低功耗设计与物理实施----》芯片设计的最终验...

MCU设计上的注意事项  1.降低外时钟频率 外时钟是高频的噪声源，除能引起对本应用系统的干扰之外，还可能产生对外界的干扰，以8051单片机为例最短指令周期1μs时，外时钟是12MHz。而同样速度的Motorola单片机系统时钟只需4MHz微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。 2.低噪声系列单片机 改进的技术将电源、地安排在两个相邻的引脚上，外部去耦电容在PCB设计上更容易安排。 3.时钟监测电路、看门狗技术与低电压复位 时钟监控有效与省电指令STOP是一对矛盾。只能使用其中之一。 看门狗技术是监测应用程序中的一段定时中断低电压复位技术是监测单片机电源电压，当电压低于某一值时...