题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL54 |
RAM的简单实现
|
2023-07-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-07-05
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-05-12
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-05-11
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2023-05-11
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-05-11
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2023-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2023-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2023-05-04
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2023-05-04
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-05-04
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2023-05-04
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2023-04-27
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2023-04-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2022-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2022-08-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-08-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-08-29
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2022-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2022-07-18
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: