又被画饼了aa level
获赞
3
粉丝
1
关注
1
看过 TA
9
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
234351
边沿检测
2024-06-21
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-05-11
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-05-11
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-05-11
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-05-08
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-05-08
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-05-08
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-05-08
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-05-08
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-05-07
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-05-07
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-05-07
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-05-07
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-05-07
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-05-07
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-05-07
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2024-04-26
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-04-26
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2024-04-26
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2024-04-23
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务