心如止水259 level
获赞
0
粉丝
1
关注
5
看过 TA
3
电子科技大学
2025
数字IC前端设计
IP属地:四川
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
234333
位拆分与运算
2024-10-20
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2024-10-18
答案正确
< 1ms
0K
Verilog
235511
并串转换
2024-04-28
答案正确
< 1ms
0K
Verilog
235515
状态机与时钟分频
2024-01-03
答案正确
< 1ms
0K
Verilog
235515
状态机与时钟分频
2024-01-03
答案正确
< 1ms
0K
Verilog
235515
状态机与时钟分频
2024-01-03
答案正确
< 1ms
0K
Verilog
235511
并串转换
2024-01-01
答案正确
< 1ms
0K
Verilog
235511
并串转换
2024-01-01
答案正确
< 1ms
0K
Verilog
235497
序列发生器
2024-01-01
答案正确
< 1ms
0K
Verilog
235497
序列发生器
2024-01-01
答案正确
< 1ms
0K
Verilog
235521
自动售卖机
2023-12-31
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-12-31
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-12-30
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-12-30
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-12-30
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-12-28
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-12-28
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-12-28
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-12-27
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-12-24
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务