题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL44 |
根据状态转移写状态机-二段式
|
2023-11-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL43 |
根据状态转移写状态机-三段式
|
2023-11-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-11-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-11-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-11-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-11-25
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2023-11-25
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-11-25
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2023-11-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-11-23
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2023-11-22
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-09-12
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
235507 |
全加器
|
2023-08-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-08-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
多位信号
|
2023-08-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
多位信号
|
2023-08-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
逻辑运算2
|
2023-08-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
模拟逻辑芯片
|
2023-08-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
逻辑运算
|
2023-08-05
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: