tdc level
获赞
0
粉丝
1
关注
5
看过 TA
4
北京交通大学
2021
自动化
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235501
求最小公倍数
2025-03-16
答案正确
< 1ms
0K
Verilog
235495
编写乘法器求解算法表达式
2025-03-16
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2025-03-16
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2025-03-16
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2025-03-16
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2025-03-16
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2025-03-16
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2025-03-16
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2025-03-16
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2025-03-16
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2025-03-16
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2025-03-16
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2025-03-16
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2025-03-16
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2025-03-16
答案正确
< 1ms
0K
Verilog
234305
4位数值比较器电路
2025-03-16
答案正确
< 1ms
0K
Verilog
235503
任意奇数倍时钟分频
2025-03-13
答案正确
< 1ms
0K
Verilog
235493
异步复位同步释放
2025-03-13
答案正确
< 1ms
0K
Verilog
235505
串行进位加法器
2025-03-13
答案正确
< 1ms
0K
Verilog
235507
全加器
2025-03-13
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务