牛客557612861号 level
获赞
0
粉丝
0
关注
0
看过 TA
0
西安邮电大学
2024
FPGA工程师
IP属地:四川
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
234351
边沿检测
2024-10-07
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2024-10-07
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-10-07
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2024-10-07
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2024-09-26
答案正确
< 1ms
0K
Verilog
234305
4位数值比较器电路
2024-09-26
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2024-09-18
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2024-09-18
答案正确
< 1ms
0K
Verilog
234347
使用generate…for语句简化代码
2024-09-18
答案正确
< 1ms
0K
Verilog
234347
使用generate…for语句简化代码
2024-09-18
答案正确
< 1ms
0K
Verilog
234346
求两个数的差值
2024-09-18
答案正确
< 1ms
0K
Verilog
234345
多功能数据处理器
2024-09-18
答案正确
< 1ms
0K
Verilog
234333
位拆分与运算
2024-09-18
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2024-09-15
答案正确
< 1ms
0K
Verilog
234331
奇偶校验
2023-07-19
答案正确
< 1ms
0K
Verilog
234331
奇偶校验
2023-07-19
答案正确
< 1ms
0K
Verilog
234330
异步复位的串联T触发器
2023-07-19
答案正确
< 1ms
0K
Verilog
234329
四选一多路器
2023-07-15
答案正确
< 1ms
0K
Verilog
234329
四选一多路器
2023-07-15
答案正确
< 1ms
0K
Verilog
VL12
信号顺序调整
2023-07-15
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务