题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL28 |
输入序列不连续的序列检测
|
2023-09-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
多位信号
|
2023-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
逻辑运算2
|
2023-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
模拟逻辑芯片
|
2023-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
XOR 门
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
NOR 门
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
与门
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
与门
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
反相器
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
反相器
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
多wire连接
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: