然后呢_ level
获赞
0
粉丝
0
关注
1
看过 TA
2
西安电子科技大学
2026
FPGA工程师
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235497
序列发生器
2025-10-13
答案正确
< 1ms
0K
Verilog
235519
乘法与位运算
2025-10-13
答案正确
< 1ms
0K
Verilog
235509
脉冲同步器(快到慢)
2025-10-12
答案正确
< 1ms
0K
Verilog
235523
十六进制计数器
2025-10-12
答案正确
< 1ms
0K
Verilog
235525
同步FIFO
2025-10-12
答案正确
< 1ms
0K
Verilog
235525
同步FIFO
2025-10-12
答案正确
< 1ms
0K
Verilog
235525
同步FIFO
2025-10-12
答案正确
< 1ms
0K
Verilog
235525
同步FIFO
2025-10-12
答案正确
< 1ms
0K
Verilog
235525
同步FIFO
2025-10-12
答案正确
< 1ms
0K
Verilog
235503
任意奇数倍时钟分频
2025-10-12
答案正确
< 1ms
0K
Verilog
235493
异步复位同步释放
2025-10-11
答案正确
< 1ms
0K
Verilog
235515
状态机与时钟分频
2025-10-10
答案正确
< 1ms
0K
Verilog
235513
时钟切换
2025-10-10
答案正确
< 1ms
0K
Verilog
235511
并串转换
2025-10-10
答案正确
< 1ms
0K
Verilog
235511
并串转换
2025-10-10
答案正确
< 1ms
0K
Verilog
235527
序列检测器(Moore型)
2025-10-10
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2025-07-28
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2025-07-28
答案正确
< 1ms
0K
Verilog
234348
使用子模块实现三输入数的大小比较
2025-07-28
答案正确
< 1ms
0K
Verilog
234347
使用generate…for语句简化代码
2025-07-28
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务