steve_l - 个人主页刷题动态 - 牛客网

发布(1) 评论刷题收藏

真题试卷 (50)

在线编程 (78)

VL31	数据累加输出	2023-07-26	答案正确	< 1ms	0K	Verilog	题解
VL30	数据串转并电路	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
VL30	数据串转并电路	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
VL30	数据串转并电路	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
VL29	信号发生器	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
VL28	输入序列不连续的序列检测	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
VL27	不重叠序列检测	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2023-07-16	答案正确	< 1ms	0K	Verilog	题解
234350	ROM的简单实现	2023-07-16	答案正确	< 1ms	0K	Verilog	题解
234316	根据状态转移图实现时序电路	2023-07-16	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2023-07-16	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2023-07-16	答案正确	< 1ms	0K	Verilog	题解
234314	数据选择器实现逻辑电路	2023-07-16	答案正确	< 1ms	0K	Verilog	题解
234312	使用3-8译码器①实现逻辑函数	2023-07-16	答案正确	< 1ms	0K	Verilog	题解
234311	实现3-8译码器①	2023-07-16	答案正确	< 1ms	0K	Verilog	题解
234313	用3-8译码器实现全减器	2023-07-16	答案正确	< 1ms	0K	Verilog	题解
234313	用3-8译码器实现全减器	2023-07-16	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

更多

关注他的用户也关注了：

牛客网
牛客网在线编程
牛客网题解
牛客企业服务