题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL54 |
RAM的简单实现
|
2024-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2024-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-04-30
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2024-04-30
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2024-04-30
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2024-04-29
|
答案正确
| < 1ms | 0K | Verilog | |
EP1 |
嵌入式牛牛宏大小
|
2024-04-22
|
答案正确
| 4ms | 448K | C | |
234309 |
优先编码器Ⅰ
|
2024-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2024-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: