`timescale 1ns/1ns module encoder_0( input [8:0] I_n , output reg [3:0] Y_n ); reg [8:0] I; wire [8:0] I_nn = ~I_n; integer i; always@(*) begin for(i=0;i<9;i++) I[i] = I_nn[8-i]; end wire [8:0] one_hot = I & ...