刘宪华的女人绝不认输 level
获赞
1
粉丝
0
关注
0
看过 TA
2
中国科学院上海微系统与信息技术研究所
2023
数字IC后端设计
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235527
序列检测器(Moore型)
2024-10-23
答案正确
< 1ms
0K
Verilog
235527
序列检测器(Moore型)
2024-10-23
答案正确
< 1ms
0K
Verilog
235527
序列检测器(Moore型)
2024-10-23
答案正确
< 1ms
0K
Verilog
235527
序列检测器(Moore型)
2024-10-23
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-10-11
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2024-10-11
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2024-09-22
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2024-09-22
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2024-09-22
答案正确
< 1ms
0K
Verilog
234305
4位数值比较器电路
2024-09-22
答案正确
< 1ms
0K
Verilog
234305
4位数值比较器电路
2024-09-22
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2024-09-21
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2024-09-21
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2024-09-21
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2024-09-21
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2024-09-18
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2024-09-18
答案正确
< 1ms
0K
Verilog
235505
串行进位加法器
2024-09-08
答案正确
< 1ms
0K
Verilog
235505
串行进位加法器
2024-09-08
答案正确
< 1ms
0K
Verilog
235505
串行进位加法器
2024-09-08
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务