题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
235515 |
状态机与时钟分频
|
2024-06-30
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2024-06-20
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2024-06-20
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2024-06-13
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2024-06-13
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-06-13
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-06-13
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-06-12
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-06-12
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-06-12
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-06-12
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-06-12
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-06-12
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-06-12
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2024-06-12
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2024-06-11
|
答案正确
| < 1ms | 0K | Verilog | |
234312 |
使用3-8译码器①实现逻辑函数
|
2024-06-11
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2024-06-07
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2024-06-07
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2024-05-27
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: