题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL48 |
多bit MUX同步器
|
2024-11-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-11-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
234310 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
234310 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2024-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
235507 |
全加器
|
2024-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
235495 |
编写乘法器求解算法表达式
|
2024-10-06
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: