讲道理的山羊在写总结 level
获赞
0
粉丝
0
关注
0
看过 TA
5
山东科技大学
2024
FPGA工程师
IP属地:安徽
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235497
序列发生器
2024-08-11
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2024-08-11
答案正确
< 1ms
0K
Verilog
235521
自动售卖机
2024-08-10
答案正确
< 1ms
0K
Verilog
235521
自动售卖机
2024-08-10
答案正确
< 1ms
0K
Verilog
235521
自动售卖机
2024-08-10
答案正确
< 1ms
0K
Verilog
235521
自动售卖机
2024-08-10
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2024-08-10
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2024-08-10
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2024-08-10
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2024-08-08
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-06-25
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-06-25
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-06-24
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2024-06-24
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-06-24
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2024-06-24
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2024-06-24
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2024-06-24
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2024-06-24
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2024-06-24
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务