题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL33 |
非整数倍数据位宽转换8to12
|
2024-11-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-11-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-11-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL57 |
交通灯
|
2023-11-19
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-11-18
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: