`timescale 1ns/1ns module odd_sel( input [31:0] bus, input sel, output check ); //*************code***********// assign check = sel?(^bus):(~(^bus)); //*************code***********// endmodule 一行代码解决就校验，^b 表示 b自己每一位的异或