题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL7 |
XOR 门
|
2023-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2023-05-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-05-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL42 |
无占空比要去的奇数分频
|
2023-05-20
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2023-04-14
|
答案正确
| < 1ms | 0K | Verilog | |
235495 |
编写乘法器求解算法表达式
|
2023-04-14
|
答案正确
| < 1ms | 0K | Verilog | |
235519 |
乘法与位运算
|
2023-04-14
|
答案正确
| < 1ms | 0K | Verilog | |
235527 |
序列检测器(Moore型)
|
2023-04-14
|
答案正确
| < 1ms | 0K | Verilog | |
235509 |
脉冲同步器(快到慢)
|
2023-04-14
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: