牛客2854284318 - 个人主页刷题动态

234314	数据选择器实现逻辑电路	2023-08-31	答案正确	< 1ms	0K	Verilog	题解
234314	数据选择器实现逻辑电路	2023-08-31	答案正确	< 1ms	0K	Verilog	题解
234314	数据选择器实现逻辑电路	2023-08-31	答案正确	< 1ms	0K	Verilog	题解
VL37	时钟分频（偶数）	2023-08-31	答案正确	< 1ms	0K	Verilog	题解
234316	根据状态转移图实现时序电路	2023-08-31	答案正确	< 1ms	0K	Verilog	题解
234316	根据状态转移图实现时序电路	2023-08-31	答案正确	< 1ms	0K	Verilog	题解
234350	ROM的简单实现	2023-08-31	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2023-08-31	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2023-08-31	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2023-08-07	答案正确	< 1ms	0K	Verilog	题解
234307	优先编码器电路①	2023-08-07	答案正确	< 1ms	0K	Verilog	题解
234305	4位数值比较器电路	2023-08-07	答案正确	< 1ms	0K	Verilog	题解
234349	使用函数实现数据大小端转换	2023-08-07	答案正确	< 1ms	0K	Verilog	题解
234349	使用函数实现数据大小端转换	2023-08-07	答案正确	< 1ms	0K	Verilog	题解
234349	使用函数实现数据大小端转换	2023-08-07	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2023-08-07	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2023-08-07	答案正确	< 1ms	0K	Verilog	题解
234347	使用generate…for语句简化代码	2023-08-07	答案正确	< 1ms	0K	Verilog	题解
234347	使用generate…for语句简化代码	2023-08-07	答案正确	< 1ms	0K	Verilog	题解
234346	求两个数的差值	2023-08-07	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

关注他的用户也关注了：