马里奥vvv level
获赞
1
粉丝
0
关注
0
看过 TA
3
门头沟学院
2021
FPGA工程师
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235493
异步复位同步释放
2025-08-18
答案正确
< 1ms
0K
Verilog
235527
序列检测器(Moore型)
2025-08-18
答案正确
< 1ms
0K
Verilog
235509
脉冲同步器(快到慢)
2025-08-18
答案正确
< 1ms
0K
Verilog
235523
十六进制计数器
2025-08-18
答案正确
< 1ms
0K
Verilog
235515
状态机与时钟分频
2025-07-09
答案正确
< 1ms
0K
Verilog
235511
并串转换
2025-07-04
答案正确
< 1ms
0K
Verilog
235497
序列发生器
2025-07-04
答案正确
< 1ms
0K
Verilog
235497
序列发生器
2025-07-04
答案正确
< 1ms
0K
Verilog
235521
自动售卖机
2025-07-04
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2025-07-04
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2025-07-04
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-11-02
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-09-15
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-09-15
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-09-15
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2023-08-14
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2023-08-14
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-08-14
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-08-14
答案正确
< 1ms
0K
Verilog
234348
使用子模块实现三输入数的大小比较
2023-08-14
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务