题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
235523 |
十六进制计数器
|
2024-12-24
|
答案正确
| < 1ms | 0K | Verilog | |
235517 |
超前进位加法器
|
2024-12-24
|
答案正确
| < 1ms | 0K | Verilog | |
235507 |
全加器
|
2024-12-22
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2024-12-22
|
答案正确
| < 1ms | 0K | Verilog | |
235493 |
异步复位同步释放
|
2024-12-22
|
答案正确
| < 1ms | 0K | Verilog | |
235495 |
编写乘法器求解算法表达式
|
2024-12-22
|
答案正确
| < 1ms | 0K | Verilog | |
235505 |
串行进位加法器
|
2024-12-21
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2024-12-17
|
答案正确
| < 1ms | 0K | Verilog | |
234312 |
使用3-8译码器①实现逻辑函数
|
2024-12-17
|
答案正确
| < 1ms | 0K | Verilog | |
234311 |
实现3-8译码器①
|
2024-12-17
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2024-12-17
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2024-12-01
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2024-12-01
|
答案正确
| < 1ms | 0K | Verilog | |
235527 |
序列检测器(Moore型)
|
2024-11-29
|
答案正确
| < 1ms | 0K | Verilog | |
276878 |
单组_A+B
|
2024-11-27
|
答案正确
| 44ms | 4616K | Python 3 | |
NP101 |
正则查找网址
|
2024-11-25
|
答案正确
| 22ms | 4528K | Python 3 | |
NP97 |
班级管理
|
2024-11-24
|
答案正确
| 34ms | 4560K | Python 3 | |
NP96 |
球的表面积
|
2024-11-24
|
答案正确
| 28ms | 4516K | Python 3 | |
NP95 |
兔子的数量
|
2024-11-24
|
答案正确
| 44ms | 4516K | Python 3 | |
NP93 |
创建集合
|
2024-11-24
|
答案正确
| 34ms | 4528K | Python 3 |
创作者周榜
更多
关注他的用户也关注了: