牛Jeans level
获赞
7
粉丝
0
关注
9
看过 TA
38
杭州电子科技大学
2024
FPGA工程师
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
EP4
嵌入式关键字const
2023-12-01
答案正确
3ms
316K
C
EP3
嵌入式牛牛疑惑的变量
2023-12-01
答案正确
3ms
528K
C
EP3
嵌入式牛牛疑惑的变量
2023-12-01
答案正确
3ms
412K
C
EP2
嵌入式宏空间坐标数量
2023-12-01
答案正确
3ms
296K
C
EP1
嵌入式牛牛宏大小
2023-12-01
答案正确
4ms
452K
C
234315
根据状态转移表实现时序电路
2023-03-28
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-03-28
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2023-03-28
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2023-03-28
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2023-03-27
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2023-03-27
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2023-03-27
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-03-27
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2023-03-27
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2023-03-22
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2023-03-22
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2023-03-22
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2023-03-22
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-03-16
答案正确
< 1ms
0K
Verilog
234330
异步复位的串联T触发器
2023-03-16
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务