题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL41 |
任意小数分频
|
2022-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
235525 |
同步FIFO
|
2022-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2022-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
235517 |
超前进位加法器
|
2022-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2022-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2022-11-07
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: