题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL29 |
信号发生器
|
2023-11-30
|
答案正确
| < 1ms | 0K | Verilog | |
NP8 |
为整数增加小数点
|
2022-09-28
|
答案正确
| 32ms | 4612K | Python 3 | |
NP7 |
小数化整数
|
2022-09-28
|
答案正确
| 32ms | 4516K | Python 3 | |
234308 |
用优先编码器①实现键盘编码电路
|
2022-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2022-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
NP6 |
牛牛的小数输出
|
2022-09-27
|
答案正确
| 15ms | 2976K | Python | |
NP5 |
格式化输出(一)
|
2022-09-27
|
答案正确
| 34ms | 4484K | Python 3 | |
NP4 |
读入整数数字
|
2022-09-27
|
答案正确
| 11ms | 2944K | Python | |
234306 |
4bit超前进位加法器电路
|
2022-09-27
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2022-09-27
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2022-09-27
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2022-09-26
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2022-09-26
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2022-09-24
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2022-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2022-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2022-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2022-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2022-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
NP3 |
读入字符串
|
2022-09-22
|
答案正确
| 30ms | 4508K | Python 3 |
创作者周榜
更多
关注他的用户也关注了: