题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
234351 |
边沿检测
|
2024-01-20
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2024-01-20
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2024-01-20
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2024-01-11
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2024-01-11
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-08-13
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-08-09
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2023-08-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
256选1选择器
|
2023-08-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL19 |
五到一选择器
|
2023-08-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
多位信号xnor
|
2023-08-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL17 |
三元操作符
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL17 |
三元操作符
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
信号反转输出
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
信号级联合并
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
对信号按位操作
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
位运算与逻辑运算
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
多位信号
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
逻辑运算2
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: