题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
235517 |
超前进位加法器
|
2026-03-26
|
答案正确
| < 1ms | 0K | Verilog | |
235517 |
超前进位加法器
|
2026-03-26
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2026-03-25
|
答案正确
| < 1ms | 0K | Verilog | |
235525 |
同步FIFO
|
2026-03-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2026-03-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2026-03-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2026-03-24
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
234312 |
使用3-8译码器①实现逻辑函数
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2026-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2026-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2026-03-05
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: