题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL50 |
简易秒表
|
2022-09-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL42 |
无占空比要去的奇数分频
|
2022-09-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-09-12
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-08-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2022-08-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2022-08-11
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2022-08-10
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2022-08-09
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2022-07-16
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2022-07-16
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2022-07-16
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: