题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
235499 |
根据RTL图编写Verilog程序
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
235527 |
序列检测器(Moore型)
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2025-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
235525 |
同步FIFO
|
2025-10-11
|
答案正确
| < 1ms | 0K | Verilog | |
235525 |
同步FIFO
|
2025-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
235525 |
同步FIFO
|
2025-08-24
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: