牛客253841325号 level
获赞
0
粉丝
0
关注
0
看过 TA
1
北京邮电大学
2025
FPGA工程师
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL28
输入序列不连续的序列检测
2024-10-17
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2024-10-17
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2024-10-17
答案正确
< 1ms
0K
Verilog
VL56
流水线乘法器
2024-10-15
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-10-12
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-09-25
答案正确
< 1ms
0K
Verilog
235497
序列发生器
2024-09-01
答案正确
< 1ms
0K
Verilog
235521
自动售卖机
2024-09-01
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2024-09-01
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2024-08-30
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-08-30
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-08-30
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-08-30
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2024-08-15
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2024-06-23
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2024-06-03
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-06-03
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-05-31
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-05-31
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-05-30
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务