木木emo版 level
获赞
20
粉丝
6
关注
4
看过 TA
81
成都东软学院
2023
C++
IP属地:湖南
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL30
数据串转并电路
2022-10-20
答案正确
< 1ms
0K
Verilog
NC78
反转链表
2022-10-18
答案正确
4ms
388K
C
VL29
信号发生器
2022-10-11
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2022-10-11
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2022-10-11
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-10-11
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-10-10
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-10-08
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-10-08
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-10-08
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-09-30
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-09-26
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2022-09-26
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2022-09-22
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2022-09-22
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2022-09-22
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2022-09-21
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2022-09-21
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2022-09-21
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2022-09-21
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务