牛客241879345号 level
获赞
0
粉丝
0
关注
7
看过 TA
0
中国科学院大学
2023
安卓
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL36
状态机-重叠序列检测
2025-10-21
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2025-10-21
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2025-10-21
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2025-10-21
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2025-10-19
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2025-10-19
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2025-10-19
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2025-10-19
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2025-10-19
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2025-10-19
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2025-10-19
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2025-06-27
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2025-06-26
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2025-06-26
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2025-06-26
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2025-06-26
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2025-06-26
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2025-06-25
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2025-06-25
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2025-06-25
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务