题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
235511 |
并串转换
|
2026-02-12
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2026-02-12
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2026-02-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2026-02-12
|
答案正确
| < 1ms | 0K | Verilog | |
235493 |
异步复位同步释放
|
2026-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
235507 |
全加器
|
2026-01-26
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2026-01-26
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2026-01-26
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2026-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2026-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2026-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2026-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2026-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2026-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
235507 |
全加器
|
2026-01-20
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2026-01-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2026-01-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2026-01-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2026-01-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2026-01-18
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: