T触发器在T为0的时候输出不变,T为1的时候在有效时钟边沿输出发生翻转。 `timescale 1ns/1ns module Tff_2 ( input wire data, clk, rst, output reg q ); //**code// reg dataQ; always@(posedge clk or negedge rst)begin if(!rst)begin dataQ <= 1'b0; end else if(data)begin dataQ <= ~dataQ; end else begin ...