`timescale 1ns/1ns module mux4_1( input [1:0]d1,d2,d3,d0, input [1:0]sel, output[1:0]mux_out ); //*************code***********// wire [1:0] mux_out; assign mux_out = sel[1]?(sel[0]?d0:d1):(sel[0]?d2:d3);//运用三个三目运算符11对应d0，10对应d1，01对应d2，00对应d3 //*************code***********// endmodule