高山流水201908172149378 level
获赞
3
粉丝
1
关注
2
看过 TA
47
南京信息工程大学
2020
FPGA工程师
IP属地:山东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
234316
根据状态转移图实现时序电路
2023-08-05
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-08-05
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2023-08-02
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2023-07-29
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2023-07-29
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2023-07-29
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-07-28
答案正确
< 1ms
0K
Verilog
234347
使用generate…for语句简化代码
2023-07-24
答案正确
< 1ms
0K
Verilog
234346
求两个数的差值
2023-07-23
答案正确
< 1ms
0K
Verilog
234345
多功能数据处理器
2023-07-23
答案正确
< 1ms
0K
Verilog
234331
奇偶校验
2023-07-23
答案正确
< 1ms
0K
Verilog
234330
异步复位的串联T触发器
2023-07-23
答案正确
< 1ms
0K
Verilog
234330
异步复位的串联T触发器
2023-07-23
答案正确
< 1ms
0K
Verilog
234329
四选一多路器
2023-07-23
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-07-19
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-07-18
答案正确
< 1ms
0K
Verilog
235503
任意奇数倍时钟分频
2023-07-16
答案正确
< 1ms
0K
Verilog
235503
任意奇数倍时钟分频
2023-07-16
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-07-16
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-07-16
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务