为了让思路比较清晰的体现，我用了三段式状态机来实现该需求。需要注意到是在rst_n之后的一小段里面，S0状态持续时间大概率不会为一个时钟周期，因此我们需要考虑复位的时候复位到空闲状态"IDLE"，然后再进入序列的循环。 `timescale 1ns/1ns module sequence_generator( input clk, input rst_n, output reg data ); parameter S0=3'd0; parameter S1=3'd1; parameter S2=3'd2; parameter S3=3'd3; param...