一天一瓶可乐 level
获赞
3
粉丝
0
关注
1
看过 TA
50
电子科技大学
2024
IC验证工程师
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
234309
优先编码器Ⅰ
2023-06-19
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2023-06-19
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2023-06-19
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-06-17
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-06-17
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-06-17
答案正确
< 1ms
0K
Verilog
234329
四选一多路器
2023-06-17
答案正确
< 1ms
0K
Verilog
234345
多功能数据处理器
2023-06-17
答案正确
< 1ms
0K
Verilog
234330
异步复位的串联T触发器
2023-06-17
答案正确
< 1ms
0K
Verilog
234333
位拆分与运算
2023-06-17
答案正确
< 1ms
0K
Verilog
234348
使用子模块实现三输入数的大小比较
2023-06-17
答案正确
< 1ms
0K
Verilog
234348
使用子模块实现三输入数的大小比较
2023-06-17
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-06-17
答案正确
< 1ms
0K
Verilog
234346
求两个数的差值
2023-06-16
答案正确
< 1ms
0K
Verilog
234332
移位运算与乘法
2023-06-16
答案正确
< 1ms
0K
Verilog
234332
移位运算与乘法
2023-06-16
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-06-07
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2023-06-07
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2023-06-07
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2023-06-07
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务