OPPO下面的芯片部门，独立子公司。流程：投递——一面——二面——HR面——意向书提前批没有笔试题，不知道正式批有不。一面和二面都是就我的项目进行提问，虽然面试官可能对我做的东西不懂，但是很愿意去听，然后就他们不懂或者不理解的地方进行提问，其中一面45min，但二面面了有一个多小时（排在我后一个面试的老哥真惨），提问环节中也向面试官问了很多公司、团队和业务的问题，全程也算是谈笑风生。HR面也是比较常规的问题，如优缺点、项目难点和克服、团队分工与合作等等。最后收到了意向书。

在官网注册并投递校招简历，之后有网上测评和开放题两个环节。网上测评主要是性格测试和一些逻辑推断题。开放题是三个大题，主要考察分析问题、解决问题的能力，从宏观系统的角度，还有对大疆创新产品和所在行业的了解程度和看法。之后收到电话面试的邀请，并选择了面试时间。电话面试有两个面试官，先让自己介绍一下做过的项目，然后分别针对项目问问题。问题整理：1. 介绍一下你做过的项目（简历上的）？2. FPGA的时钟的接入要考虑哪些因素？3. FPGA的时钟能从非专用时钟引脚接入吗？4. 从非专用时钟引脚接入的信号能用全局时钟网络吗？5. 高速数据传输要考虑哪些因素？6. 你做过的最复杂、最熟悉的接口是什么？（我...

校园宣讲完后投简历，简历筛选通过，当天参加面试，三对一的形式，面试官一看就是技术大咖。首先自我介绍，然后针对你的简历提出问题，做过的项目，比较成功的事件，突出的贡献，未来职业的规划，做过哪些相关的项目，为什么选择做这个项目，遇到什么困难，怎么解决的，有什么创新点，工作地点想去哪里，家里是哪里的，父母支持你离家很远工作吗等等。一面过后，参加笔试，笔试通过后，进入二面。二面是技术面，问的比较专业，由于自己本身不是做这个的，答的不太理想。总之，面试比较简答。

两轮技术面和一轮boss面，是一个FPGA的岗位，主要做云的FPGA硬件加速，这个是面试官后来和我说的，字节的HR事先没有通知我，因为岗位JD说又要FPGA验证数字设计又要UVM我以为是芯片岗hhh。这样我的数字设计实习经验鲜有用武之地，单纯的面FPGA的知识，问的面面俱到难度适中，PCIE不会AXI也不会，写了两段简单的代码三分配和状态机就不一一赘述了（主要是字敲累了），一面面试官反馈一般般，二面面试官感觉挺好的。我的面试感受：这是一家拥有杀时间利器的互联网大厂，挺意外的我也有互联网公司的面试经验了hhh，公司的氛围和互联网薪资都是透明的，大家随便可以搜得到，给我的感觉也如此，因为字节是99...

二面1.怎么进行时序、面积优化2.项目中怎么验证，根据什么模型啥的3.手撕代码（仲裁器）Fixed Priority Arbiter，有一种直接异或求解的算法，很方便快捷4.画出AXI总线读的时序图以及通道，突发长度为255很偏的一些信号不用画，忘记画last了5.项目中跟AXI有关的是怎么做的三面1.项目中负责的部分2.为什么你们项目里怎么可以用task？之前有了解过task在fpga和ic的区别，不过还是感觉说法众说纷坛，但是vivado里就是可以综合3.面试官觉得我们项目中验证做的不够好，只测试功能是不够的，说了一大堆，但是项目中确实没有用到UVM这些，为这个和面试官argue（讨论）了...

一面1.手撕代码（交通灯）忘记时钟是1Mhz了，所以计数器写错了，但是思路是对的2.手撕代码（时钟分频-分频系数N为1-255任意可选）我的写法是先对N做一个奇偶校验，然后根据结果选择对应奇数分频和偶数分频就行3.项目中负责哪部分4.验证是怎么做的，完成哪些测试5.怎么完成面积优化、怎么完成速度优化，怎么解决时序违例6.什么是后仿，需要哪些输入文件网表和延时信息7.什么是等价性检验，笔试题好像选错了等价性检验除了验证网表和RTL，还可以检验网表和网表8.什么是STA？有几种路径？什么是OCV和CPPR？以上是一面的全部内容。

招聘会投的简历，过了大概一个月给我打电话通知去面试，面试过程很轻松，随便聊了几个问题，主要是以前做过类似的实习工作，把自己的实习工作经历讲了一遍。问题整理：1.自我介绍；2.实习工作经历；有什么收获；3.遇到什么挑战；怎么去克服；4.个人有什么优点和去缺点；5.为什么选择abb；6.英文介绍；7.简述一下DC-DC和LDO的区别；8.意向的工作地方9.在你的朋友眼中，你是个什么样的人，扮演一个什么角色。10.你还有什么想问我的。面试官很满意，但是后来待遇没谈拢。

联影三面：在51上视频面试，面试前两天hr打电话来约了面试时间。1.怎么申请的联影2.对公司的了解，对部门的了解3.基本家庭情况，兴趣爱好之类的4.未来职业规划5.还投了什么公司，优先选择哪些，为什么6.家庭情况（父母在哪里工作？是否独生？家里经济宽裕吗？等）7.某个处于线性放大器的电路，当输入电压为15mV，输出电压为6V，输入电压为30mV，输出电压为7.5V(以上均为直流电压)，它的电压增益为？整体面试过程比较愉悦，交流很愉快，hr面也有涉及到一点专业问题。

一面：1.自我介绍。2.用了多少资源，用什么开发板。3.时序约束。4.异步通信。5.fifo深度6.sdram时钟可不可以弄慢一点（我回答这玩意还能慢，不是按照手册来嘛。）以为就是敷衍我，问的这么简单，结果给我二面了。二面：二面自己是专家面，但没怎么聊技术。1. 自我介绍2. 为什么转行IC2. 自学的过程中遇到了哪些困难，如何克服。3. 参加过什么竞赛。4. 跟别人合作的项目，合作中的分工。5.自己课题的进展总的来说面试体验也不错，二面的专家也很认同我，知道自己的难处，但还是强调自己是转行的，担心自己基础不牢固。希望给我offer之后，也能继续学习下去。还说会安排个人在研三对我进行指导。结果...

师姐是华为无线部的，然后来我们学校进行宣传，然后希望我们能去她的部门，然后我投了简历，加了师姐微信，就等师姐的通知，因为这个内部通道是可以免笔试的，所以最后就有一个博士打电话过来沟通，然后让我讲一下项目经历，问有没有一些算法的东西，我估计不是很符合他们的期望，到现在也没有收到结果。问题整理：1.请介绍一下你的项目经历2.你这个CFAR算法是什么3.你这里面有没有什么算法之类的东西4.你对我们公司有没有什么问题5.介绍了一下他们部门是干什么的

自我介绍介绍一下你这个项目arbiter怎么进行仲裁？选择哪个通道优先级是外部给的还是自己定的我能把通道3设置优先级最高吗？通道1呢？为啥FIFO是多少位的？写时钟多少？读时钟多少？通过什么判断你这个设计对不对有几个寄存器单bit跨时钟怎么传输，主要代码写一下，电路画一下电路的输入再加一个寄存器，大概应该是如下图这样吧，如果a在r2的输出端不满足建立时间，我们还要看什么到什么的什么嘛。。。。其实没听懂哈哈哈哈哈，好像是考时序约束的一个命令。面试官问了我知道我不了解时序约束就说那应该是不知道了建立时间保持时间，建立时间不满足怎么办上升沿下降沿边沿检测二分频四分频写过状态机吗 ，怎么理解状态机你学...

这个面试是没有笔试的，但是在面试之前会有性格和智力测试。面试是线上面试，面试官很好，感觉没那么紧张了，问的wenti有基础知识，但是大部分都是和项目有关的，会问的很深入，一直问到你不会为止。所以大家一定不要不懂装懂，因为面试官一眼就能看出来。问题整理：1、史密斯原图匹配题，电容电感电阻短路线微带线，比较简单。2、项目问题，我是做LNA的，影响噪声的因素，如何做噪声匹配，电路采用什么结构，得到什么样的结果，你在项目过程中遇到过什么困难是如何解决的。你的电路亮点在哪里3、用过哪些测试仪器，有过流片经验嘛？大概就这些吧，说的时候尽量引导面试官往你比较擅长的方向，这样会让面试官觉得，你对你的项目很了解...

通过参加针对校园招聘的宣讲会，然后当面给意向部门人员投递简历，过几天后，有领导打电话来，聊了半个小时左右，确认有意向后，他们部门的一个人微信联系我，然后就是笔试，面试......面试现场：自己做了一个ppt，开始就是先自我介绍，然后主要介绍了自己简历中写的几个项目问了下本科的专业和课程，成绩如何，考研还是保研然后问了项目中和岗位比较相关的一些问题，然后还叫我说一下你的性格，包括性格优缺点，最后还问了些芯片相关的基础知识和说一下你未来的职业规划。

面试过程：通知我面试的签到时间是下午两点，不过一点我就提前到了。签到处的小姐姐小哥哥们都十分热情，传说中华为的面试非常火爆，这次就开眼了。签到处的休息室座位都满了，看着眼前这个人来人往，就知道预定的面试时间要无限拖后了。这时候的心情真的是像极了初中高中时期参加大型考试之前的那种心情。有些惶恐不安，却又有点跃跃欲试。大家都你一言他一语的讨论着面试的环节，无疑又增添了几分紧张的气氛。不过现在，我竟有点怀念这种心情。面试官问的面试题：我投的是硬件工程师，所以面试官更多的是问我项目当中电路方面的问题，让我把项目中涉及的部分电路画出来。分别问了某个或者某部分电路的作用，我都尽可能全面的去回答。因为电路中...