假设单总线计算机组成结构如图5所示，其中M为主存，XR为变址寄存器，ER为有效地址寄存器，LTR为暂存器。图中各寄存器的输入和输出均受控制信号控制，如PCi表示PC的输出控制信号，又如MDRo表示MDR的输出控制信号。假设指令地址已存于PC中，请画出减法指令“SUB X,D”(X为变址寄存器XR，D为形式地址)的指令周期信息流程图，并给出相应的控制信号序列。
注：被减数已经在累加器ACC中，减数的地址由变址寄存器X和形式地址D相加得到，所得差最后仍然存放在累加器中。
图 5 单总线计算机组成结构图
